johnnyd

User info:

Registered: Sep 2005
Posts: 840 (0.12 al dì)
Location: Milano (Fragagnano)
Corso: Informatica
Anno: IV
Time Online: 13 Days, 22:13:29 [...]
Status: Offline

Post actions:

ragazzi come si risolvono gli esercizi di questo genere?

code:
Si consideri una memoria cache 2-associativa, associata ad un processore con bus dati di 16 bit e bus
indirizzi di 32 bit. La capacità della cache è di 128 kByte complessivi e la dimensione della linea è di 4
parole.
Dimensionare la cache, definendo come viene partizionato l’indirizzo di memoria. Disegnare lo schema
dettagliato di tale memoria con il circuito di lettura, esplicitando le dimensioni di tutti i segnali. Mostrare
inoltre dove viene memorizzato, nella cache, il byte di memoria situato all’indirizzo di RAM: 0x11118888.