.dsy:it. (http://www.dsy.it/forum/)
- Architettura degli elaboratori e delle reti (http://www.dsy.it/forum/forumdisplay.php?forumid=210)
-- Macchine a stati finiti (http://www.dsy.it/forum/showthread.php?threadid=40941)

Macchine a stati finiti

Raga qualcuno sa come si risolve questo esercizio? Non mi torna come fare a fare dipendere lo stato prossimo dall'ingresso precedente

Progettare una macchina a stati finiti di Moore che accetti in ingresso due bit, b0 e b1, e sia caratterizzata
da una linea d’uscita Y che vale “1” solo quando il valore corrente della parola di due bit in ingresso è uguale
alla parola precedente. I valori dell’ingresso vengono valutati ogni centesimo di secondo. Allo stato iniziale, la
macchina considera come parola precedente “00”.
Si determinino STG, STT, STT codificata e struttura circuitale del sistema completo, senza trascurare la gestione
del segnale di clock e avendo cura di semplificare il più possibile le funzioni prima di tradurle in circuito.

Vi ringrazio anticipatamente