.dsy:it. (http://www.dsy.it/forum/)
- Architettura degli elaboratori e delle reti (http://www.dsy.it/forum/forumdisplay.php?forumid=210)
-- [BORGHESE] Info (http://www.dsy.it/forum/showthread.php?threadid=9575)

domanda stupida: le porte che stiamo studiando (and, or e quant'altro) sono quelle che si trovano sulle schede dei componenti di un pc o di qualsiasi altro oggetto elettronico (quelle verdi per intenderci!)?

Qualcuno che ha svolto gli esercizi di ricapitolazione potrebbe darmi delle delucidazioni?

6. Definire un possibile circuito firmware della moltiplicazione.
Vuole il disegno?

11. Qual'è la struttura di un sommatore a propagazione di riporto? Qual'è la struttura di un sommatore ad anticipazione di riporto?
Li abbiamo fatti? Cosa devo rispondere?

21. Circuito hardware della moltiplicazione.
Vuole il disegno del moltiplicatore quello a forma di matrice con i vari livelli di sommatori o vuole il disegno dell'algoritmo firmware?

22. Circuito firmware della somma in virgola mobile.
Questo non l'abbiamo fatto vero?

25. Si può leggere scrivere in sicurezza il Register File nello stesso tempo di clock? Perchè?

26. Sintetizzare una macchina a stati finiti.....
A me risulta impossibile riuscire a sintetizzarla mi escono tantissimi stati.....sono io che sbaglio qlcs?

27. Ma secondo voi il testo è giusto? A me fa venire dei dubbi.

Grazie a chiunque riesca a farmi un po di luce su queste domande!

Qualcuno mi spiega queste due slides?

http://img243.echo.cx/my.php?image=archi8va.jpg

http://img243.echo.cx/my.php?image=alu1gb.jpg

Giusto per dire 4 parole in croce.

Altra domanda....

Nella domanda numero 2 degli esercizi di ricapitolazione c'è un esercizio su un circuito da sintetizzare...alla fine chiede

"Se il tempo di una porta logica è di 40psec, il tempo di hold è 10psec, il tempo do set-up di 9psec, tempo di propagazione 15psec, è compatibile con un clock di 10 GhZ?"

Risposta?!

La prima credo sia quella che ti spiega come l'uscita non sia affidabile perchè se guardi i cammini critici la and e l'or l'hanno di 1 mentre il full adder è 2 quindi i risultati arriveranno in momenti diversi....non so se riesci a capire.

La seconda slide non so.

Nessuno che sa risp alle mie domande?

Originally posted by tata1283
Qualcuno che ha svolto gli esercizi di ricapitolazione potrebbe darmi delle delucidazioni?

6. Definire un possibile circuito firmware della moltiplicazione.
Vuole il disegno?

11. Qual'è la struttura di un sommatore a propagazione di riporto? Qual'è la struttura di un sommatore ad anticipazione di riporto?
Li abbiamo fatti? Cosa devo rispondere?

21. Circuito hardware della moltiplicazione.
Vuole il disegno del moltiplicatore quello a forma di matrice con i vari livelli di sommatori o vuole il disegno dell'algoritmo firmware?

22. Circuito firmware della somma in virgola mobile.
Questo non l'abbiamo fatto vero?

25. Si può leggere scrivere in sicurezza il Register File nello stesso tempo di clock? Perchè?

26. Sintetizzare una macchina a stati finiti.....
A me risulta impossibile riuscire a sintetizzarla mi escono tantissimi stati.....sono io che sbaglio qlcs?

27. Ma secondo voi il testo è giusto? A me fa venire dei dubbi.

Grazie a chiunque riesca a farmi un po di luce su queste domande!

dico anchi'io la mia:

6- credo sia il disegno lez 9 slide 39 (quali 3 casi??)

11- io metterei formula del propagatore (aXORb)ANDrin e quella del generatore (aANDb) in OR tra loro e quindi in ingresso al riporto del FA

21,22 quoto s.fabius

25- credo sia come dici tu anche perchè nel circuito di lettura non c'è il clock. Mi rimane un dubbio: se leggi e scrivi lo stesso reg nello stesso ciclo di clk, cosa esce?

26- prova a limitare la memoria a tre lettere.... anzi forse meglio 2. Con tre lettere ci sono le combinazioni di a,b,c a tre elem. più quelle a due e le tre iniziali..... un casino. Credo e spero che non siano così complessi nel compito

27- non ci sono ancora arrivato ( anche sul clock sono in riflessione..)

Originally posted by Aung SanSuu Kyi
6- credo sia il disegno lez 9 slide 39 (quali 3 casi??)

dovrebbe essere così:

la somma dei 4 tempi è 2*40 (cammino critico=2) +10+9+15=114psec a cui bisogna aggiungere (credo) il tempo di skew di cui non so molto in termini numerici.
Il periodo del clock è di 100 psec (T=1/Hz e poi converti in psec).
114>100 => quindi il circuito non funziona con quel clock

Originally posted by Aung SanSuu Kyi
dovrebbe essere così:

la somma dei 4 tempi è 2*40 (cammino critico=2) +10+9+15=114psec a cui bisogna aggiungere (credo) il tempo di skew di cui non so molto in termini numerici.
Il periodo del clock è di 100 psec (T=1/Hz e poi converti in psec).
114>100 => quindi il circuito non funziona con quel clock

vorrei un'help anch'io

qualcuno ha risolto l'esercizio 3 del primo compitino dell'anno scorso? la funzione semplificata com'è?

Grazie

dici questa?

A + BC = (A+B)(A+B*+C)

?

no,questa:

(!A+B) * [ !(!A+B+C) ] = ?

Originally posted by Aung SanSuu Kyi
no,questa:

(!A+B) * [ !(!A+B+C) ] = ?

Avete usato la formula

T > K * (Tp + Tc +Ts + Tw)

ma la K come si fa a determinarla?!

Come vi è andata?